Standardní CPU řady Delta AH představuje změnu paradigmatu ve výkonu programovatelných logických automatů, navržená pro ty nejnáročnější průmyslová prostředí. Toto jádro CPU poskytuje výjimečnou propustnost zpracování s rychlostí provádění 0,3 ms/K kroků, což umožňuje přesné řízení složitých strojů v aplikacích balení, textilního průmyslu a obráběcích strojů. Jeho modulární architektura s backplane podporuje až pět I/O modulů na jednu motion backplane, což umožňuje škálovatelné rozšiřování systému bez kompromisů v reakční době v reálném čase. CPU je plně kompatibilní s programovacími standardy IEC 61131-3 a podporuje Ladder Diagram (LD), Continuous Function Chart (CFC), Structured Text (ST) a Sequential Function Chart (SFC). Díky robustní paměti programu o velikosti 256K kroků a rozsáhlé alokaci zařízení – včetně 8192 vstupních a výstupních relé, 2048 časovačů, 2048 čítačů a více než 1 milionu bitů datových registrů – tento regulátor zvládá i ty nejnáročnější datově náročné automatizační sekvence. Integrovaná komunikační sada obsahuje jeden port RS-232 (USB), jeden port RS-485 a rozhraní Ethernet 10/100 Mbps, což zajišťuje bezproblémovou integraci se systémy SCADA, HMI a fieldbus sítěmi. Navržen pro odolnost vůči drsným podmínkám, pracuje spolehlivě v rozsahu teplot 0°C až 55°C, s odolností proti vibracím dle IEC 60068-2-6 a odolností proti nárazům dle IEC 60068-2-27 (špička 15G). Krytí IP20 v kombinaci s certifikacemi CE, UL a RoHS zaručuje globální shodu a dlouhodobou životnost v náročných výrobních halách.
| Parametr |
Specifikace |
Poznámky |
| Metoda provádění |
Cyklické provádění programu |
Standardní skenovací cyklus |
| Řízení vstupů/výstupů |
Cyklicky obnovované vstupy/výstupy; Přímé vstupy/výstupy |
Zařízení DX a DY pro přímé řízení |
| Programovací jazyk |
IEC 61131-3 (LD, CFC, ST, SFC) |
Plná shoda |
| Rychlost provádění instrukcí |
0,3 ms/K kroků |
Vysokorychlostní zpracování |
| Konstantní skenovací cyklus (ms) |
1–32000 (nastavitelný v krocích po 1 ms) |
Definováno parametrem |
| Kapacita programu (kroky) |
256K kroků |
Velká paměť pro složité programy |
| Instalace |
DIN lišty nebo šrouby |
Flexibilní možnosti montáže |
| Instalace modulů |
Přímo na backplane |
Až 5 I/O modulů na jednu motion backplane |
| Počet modulů |
5 (max.) na jedné motion backplane |
Rozšiřitelný systém |
| Počet úloh |
283 celkem: 32 cyklických, 32 I/O přerušení, 212 externích přerušení, 1 detekce 24V LV, 4 časovaná přerušení, 2 komunikační přerušení |
Pokročilá schopnost multitaskingu |
| Vstupní/výstupní zařízení |
X/Y (bit): 8192 (X0.0–X511.15 / Y0.0–Y511.15); X/Y (word): 512 (X0–X511 / Y0–Y511) |
Programem přístupná zařízení |
| Počet vstupů/výstupů |
338 vstupů / 324 výstupů (s backplane AHBP05M2-5A) |
CPU přístupné I/O |
| Vstupní relé [X] |
8192 (X0.0–X511.15) |
Bitové adresování |
| Výstupní relé [Y] |
8192 (Y0.0–Y511.15) |
Bitové adresování |
| Pomocné relé [M] |
8192 (M0–M8191) |
Interní relé |
| Časovač [T] |
2048 (T0–T2047) |
Standardní časovače |
| Čítač [C] |
2048 (C0–C2047) |
Standardní čítače |
| 32-bitový čítač [HC/AC] |
HC: 64 (HC0–HC63); AC: 56 (AC0–AC55) |
Vysokorychlostní a akumulační čítače |
| Datový registr [D] |
D (bit): 1048576 (D0.0–D65535.15); D (word): 65536 (D0–D65535) |
Velké úložiště dat |
| Krokové relé [S] |
2048 (bit) (S0–S2047) |
Řízení kroků |
| Indexový registr [E] |
32 (word) (E0–E31) |
Indexovací operace |
| Speciální pomocné relé [SM] |
2048 (bit) (SM0–SM2047) |
Příznaky stavu systému |
| Speciální datový registr [SR] |
2048 (word) (SR0–SR2047) |
Úložiště systémových dat |
| Sériový komunikační port |
1 RS-232 (USB), 1 RS-485 |
Duální sériová rozhraní |
| Ethernet port |
10/100 M |
Standardní síťové připojení |
Co říkají naši klienti
Mitsubishi MR-J4
Laura Navas
Skvělý produkt!
2019/12/01
Keyence sensor
EQDR SALES
Originální a rychlé!
2020/02/22