OMRON CJ2H-CPU68 i CJ2H-CPU67 to zaawansowane jednostki CPU z rodziny PLC CJ-Series, zaprojektowane do wysokowydajnej automatyki przemysłowej. Procesory te zapewniają wyjątkową szybkość z minimalnym czasem wykonania instrukcji podstawowej wynoszącym 0,016 µs, umożliwiając precyzyjne sterowanie w szybkich maszynach, liniach pakujących i złożonej automatyce procesowej. Dzięki pojemności pamięci użytkownika od 250K kroków (CJ2H-CPU67) do 400K kroków (CJ2H-CPU68) obsługują one programy na dużą skalę i zaawansowane przetwarzanie danych. Jednostki charakteryzują się solidną architekturą I/O i pamięci, w tym dedykowanymi obszarami dla synchronicznego odświeżania danych, DeviceNet i jednostek CPU Bus, zapewniając bezproblemową łączność z rozbudowaną linią specjalnych modułów I/O i sieciowych OMRON. Zaprojektowane z myślą o niezawodności i rozszerzalności, te CPU oferują do 40 podłączalnych jednostek na system PLC, z 3 szafami rozszerzeń oraz obsługą kart pamięci do 512 MB do przechowywania programów i rejestracji danych. Seria CJ2H doskonale sprawdza się w sterowaniu w czasie rzeczywistym z czasem uruchamiania zadań przerwań wynoszącym zaledwie 17 µs, co czyni ją idealną do aplikacji wymagających szybkiej odpowiedzi i wysokiej przepustowości.
| Parametr | CJ2H-CPU67 | CJ2H-CPU68 |
|---|---|---|
| Pamięć użytkownika | 250K kroków | 400K kroków |
| Bity I/O | 2 560 bitów (Tryb Normalny: 200 ms narzut; dodaj 100 ms + przesłane słowa × (0,33 ms lub 0,87 ms) przy użyciu łączy danych tagów EtherNet/IP) | 2 560 bitów (Tryb Normalny: 200 ms narzut; dodaj 100 ms + przesłane słowa × (0,33 ms lub 0,87 ms) przy użyciu łączy danych tagów EtherNet/IP) |
| Czas przetwarzania narzutu | Uwzględniony w taktowaniu odświeżania I/O (patrz wyżej) | Uwzględniony w taktowaniu odświeżania I/O (patrz wyżej) |
| Czas wykonania | Instrukcje podstawowe: min. 0,016 µs; Instrukcje specjalne: min. 0,048 µs | Instrukcje podstawowe: min. 0,016 µs; Instrukcje specjalne: min. 0,048 µs |
| Czas uruchomienia zadania przerwania | 26 µs lub 17 µs (z szybkim przerwaniem); Powrót do zadania cyklicznego: 11 µs lub 8 µs | 26 µs lub 17 µs (z szybkim przerwaniem); Powrót do zadania cyklicznego: 11 µs lub 8 µs |
| Maks. liczba podłączalnych jednostek | 10 jednostek na szafę CPU/Rozszerzeń; łącznie 40 jednostek na PLC | 10 jednostek na szafę CPU/Rozszerzeń; łącznie 40 jednostek na PLC |
| Maks. liczba szaf rozszerzeń | 3 | 3 |
| Obszar I/O | 2 560 bitów (160 słów): CIO 0000 do CIO 0159 | 2 560 bitów (160 słów): CIO 0000 do CIO 0159 |
| Obszar łącza | 3 200 bitów (200 słów): CIO 1000 do CIO 1199 | 3 200 bitów (200 słów): CIO 1000 do CIO 1199 |
| Obszar synchronicznego odświeżania danych | 1 536 bitów (96 słów): CIO 1200 do CIO 1295 | 1 536 bitów (96 słów): CIO 1200 do CIO 1295 |
| Obszar jednostek CPU Bus | 6 400 bitów (400 słów): CIO 1500 do CIO 1899 | 6 400 bitów (400 słów): CIO 1500 do CIO 1899 |
| Obszar specjalnych jednostek I/O | 15 360 bitów (960 słów): CIO 2000 do CIO 2959 | 15 360 bitów (960 słów): CIO 2000 do CIO 2959 |
| Obszar DeviceNet | 9 600 bitów (600 słów): CIO 3200 do CIO 3799; plus 3 200 bitów (200 słów): CIO 1300 do CIO 1499 | 9 600 bitów (600 słów): CIO 3200 do CIO 3799; plus 3 200 bitów (200 słów): CIO 1300 do CIO 1499 |
| Wewnętrzny obszar I/O | 37 504 bity (2 344 słowa): CIO 3800 do CIO 6143 (nie dla zewnętrznego I/O) | 37 504 bity (2 344 słowa): CIO 3800 do CIO 6143 (nie dla zewnętrznego I/O) |
| Obszar roboczy | 8 192 bity (512 słów): W000 do W511; plus 8 192 bity (512 słów): H000 do H511 | 8 192 bity (512 słów): W000 do W511; plus 8 192 bity (512 słów): H000 do H511 |
| Obszar podtrzymania | Bity utrzymują stan ON/OFF przez cykle zasilania; H512 do H1535 zarezerwowane dla instancji bloków funkcyjnych | Bity utrzymują stan ON/OFF przez cykle zasilania; H512 do H1535 zarezerwowane dla instancji bloków funkcyjnych |
| Obszar pomocniczy | Tylko do odczytu: 31 744 bity (1 984 słowa) – A0 do A447; Odczyt/zapis: 16 384 bity (1 024 słowa) – A448 do A1471 | Tylko do odczytu: 31 744 bity (1 984 słowa) – A0 do A447; Odczyt/zapis: 16 384 bity (1 024 słowa) – A448 do A1471 |
| Obszar tymczasowy | 16 bitów: TR0 do TR15 | 16 bitów: TR0 do TR15 |
| Obszar timerów | 4 096 numerów timerów (T0000 do T4095, oddzielne od liczników) | 4 096 numerów timerów (T0000 do T4095, oddzielne od liczników) |
| Obszar liczników | 4 096 numerów liczników (C0000 do C4095, oddzielne od timerów) | 4 096 numerów liczników (C0000 do C4095, oddzielne od timerów) |
| Obszar DM | 32K słów; Specjalne jednostki I/O: D20000 do D29599; Jednostki CPU Bus: D30000 do D31599 | 32K słów; Specjalne jednostki I/O: D20000 do D29599; Jednostki CPU Bus: D30000 do D31599 |
| Obszar EM | 32K słów/bank × maks. 25 banków (E00_00000 do E18_32767); adresowalne bity; obsługiwane force-set/reset (wersja jednostki 1.2 lub wyższa) | 32K słów/bank × maks. 25 banków (E00_00000 do E18_32767); adresowalne bity; obsługiwane force-set/reset (wersja jednostki 1.2 lub wyższa) |
| Rejestry indeksowe | IR0 do IR15 (do adresowania pośredniego; mogą być specyficzne dla zadania lub współdzielone) | IR0 do IR15 (do adresowania pośredniego; mogą być specyficzne dla zadania lub współdzielone) |
| Obszar flag zadań cyklicznych | 128 flag | 128 flag |
| Karta pamięci | 128 MB, 256 MB lub 512 MB (do przechowywania programów i rejestracji danych) | 128 MB, 256 MB lub 512 MB (do przechowywania programów i rejestracji danych) |
| Tryby pracy | PROGRAM (przygotowanie), MONITOR (edycja online), RUN (normalne wykonanie) | PROGRAM (przygotowanie), MONITOR (edycja online), RUN (normalne wykonanie) |
| Tryb wykonania | Tryb Normalny | Tryb Normalny |
Co mówią nasi klienci
Mitsubishi MR-J4
Laura Navas
Świetny produkt!
2019/12/01
Keyence sensor
EQDR SALES
Oryginalne i szybkie!
2020/02/22